下面從直角走線(xiàn)，差分走線(xiàn)，蛇形線(xiàn)三個(gè)方面來(lái)闡述PCB LAYOUT的走線(xiàn)：

 一、直角走線(xiàn) （三個(gè)方面）

    直角走線(xiàn)的對信號的影響就是主要體現在三個(gè)方面：一是拐角可以等效為傳輸線(xiàn)上的容性負載，減緩上升時(shí)間；二是阻抗不連續會(huì )造成信號的反射；三是直角尖端產(chǎn)生的EMI，到10GHz以上的RF設計領(lǐng)域，這些小小的直角都可能成為高速問(wèn)題的重點(diǎn)對象。

二、差分走線(xiàn) （“等長(cháng)、等距、參考平面”）

    何為差分信號（Differential Signal）？通俗地說(shuō)就是驅動(dòng)端發(fā)送兩個(gè)等值、反相的信號，接收端通過(guò)比較這兩個(gè)電壓的差值來(lái)判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號的那一對走線(xiàn)就稱(chēng)為差分走線(xiàn)。差分信號和普通的單端信號走線(xiàn)相比，明顯的優(yōu)勢體現在以下三方面：

1、抗干擾能力強，因為兩根差分走線(xiàn)之間的耦合很好，當外界存在噪聲干擾時(shí)，幾乎是同時(shí)被耦合到兩條線(xiàn)上，而接收端關(guān)心的只是兩信號的差值，所以外界的共模噪聲可被完全抵消。

2、能有效抑制EMI，同樣的道理，由于兩根信號的極性相反，他們對外輻射的電磁場(chǎng)可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。

3、時(shí)序定位精確，由于差分信號的開(kāi)關(guān)變化是位于兩個(gè)信號的交點(diǎn)，而不像普通單端信號依靠高低兩個(gè)閾值電壓判斷，因而受工藝，溫度的影響小，能降低時(shí)序上的誤差，同時(shí)也更適合于低幅度信號的電路。目前流行的LVDS（low voltage differential signaling）就是指這種小振幅差分信號技術(shù)。

三、蛇形線(xiàn) (調節延時(shí))

    蛇形線(xiàn)是Layout中經(jīng)常使用的一類(lèi)走線(xiàn)方式。其主要目的就是為了調節延時(shí)，滿(mǎn)足系統時(shí)序設計要求。其中關(guān)鍵的兩個(gè)參數就是平行耦合長(cháng)度（Lp）和耦合距離（S），很明顯，信號在蛇形走線(xiàn)上傳輸時(shí)，相互平行的線(xiàn)段之間會(huì )發(fā)生耦合，呈差模形式，S越小，Lp越大，則耦合程度也越大?？赡軙?huì )導致傳輸延時(shí)減小，以及由于串擾而大大降低信號的質(zhì)量，其機理可以參考對共模和差模串擾的分析。下面是給Layout工程師處理蛇形線(xiàn)時(shí)的幾點(diǎn)建議：

1、盡量增加平行線(xiàn)段的距離（S），至少大于3H，H指信號走線(xiàn)到參考平面的距離。通俗的說(shuō)就是繞大彎走線(xiàn)，只要S足夠大，就幾乎能完全避免相互的耦合效應。

2、減小耦合長(cháng)度Lp，當兩倍的Lp延時(shí)接近或超過(guò)信號上升時(shí)間時(shí)，產(chǎn)生的串擾將達到飽和。

3、帶狀線(xiàn)（Strip-Line）或者埋式微帶線(xiàn)（Embedded Micro-strip）的蛇形線(xiàn)引起的信號傳輸延時(shí)小于微帶走線(xiàn)（Micro-strip）。理論上，帶狀線(xiàn)不會(huì )因為差模串擾影響傳輸速率。

4、高速以及對時(shí)序要求較為嚴格的信號線(xiàn)，盡量不要走蛇形線(xiàn)，尤其不能在小范圍內蜿蜒走線(xiàn)。

5、可以經(jīng)常采用任意角度的蛇形走線(xiàn)，能有效的減少相互間的耦合。

6、高速PCB設計中，蛇形線(xiàn)沒(méi)有所謂濾波或抗干擾的能力，只可能降低信號質(zhì)量，所以只作時(shí)序匹配之用而無(wú)其它目的。

7、有時(shí)可以考慮螺旋走線(xiàn)的方式進(jìn)行繞線(xiàn)，仿真表明，其效果要優(yōu)于正常的蛇形走線(xiàn)。